examples/two_dividers: demonstrate InsertCE and InsertReset decorators
This commit is contained in:
parent
b367932498
commit
fcd48dafec
|
@ -2,14 +2,16 @@ from migen.fhdl.std import *
|
||||||
from migen.fhdl import verilog
|
from migen.fhdl import verilog
|
||||||
from migen.genlib import divider
|
from migen.genlib import divider
|
||||||
|
|
||||||
|
@DecorateModule(InsertReset)
|
||||||
|
@DecorateModule(InsertCE)
|
||||||
class Example(Module):
|
class Example(Module):
|
||||||
def __init__(self):
|
def __init__(self, width):
|
||||||
d1 = divider.Divider(16)
|
d1 = divider.Divider(width)
|
||||||
d2 = divider.Divider(16)
|
d2 = divider.Divider(width)
|
||||||
self.submodules += d1, d2
|
self.submodules += d1, d2
|
||||||
self.ios = {
|
self.ios = {
|
||||||
d1.ready_o, d1.quotient_o, d1.remainder_o, d1.start_i, d1.dividend_i, d1.divisor_i,
|
d1.ready_o, d1.quotient_o, d1.remainder_o, d1.start_i, d1.dividend_i, d1.divisor_i,
|
||||||
d2.ready_o, d2.quotient_o, d2.remainder_o, d2.start_i, d2.dividend_i, d2.divisor_i}
|
d2.ready_o, d2.quotient_o, d2.remainder_o, d2.start_i, d2.dividend_i, d2.divisor_i}
|
||||||
|
|
||||||
example = Example()
|
example = Example(16)
|
||||||
print(verilog.convert(example, example.ios))
|
print(verilog.convert(example, example.ios | {example.ce, example.reset}))
|
||||||
|
|
Loading…
Reference in New Issue