mirror of
https://github.com/enjoy-digital/litex.git
synced 2025-01-04 09:52:26 -05:00
10 lines
365 B
Python
10 lines
365 B
Python
from migen.fhdl import verilog
|
|
from migen.corelogic import divider
|
|
|
|
d1 = divider.Inst(16)
|
|
d2 = divider.Inst(16)
|
|
frag = d1.get_fragment() + d2.get_fragment()
|
|
o = verilog.convert(frag, {
|
|
d1.ready_o, d1.quotient_o, d1.remainder_o, d1.start_i, d1.dividend_i, d1.divisor_i,
|
|
d2.ready_o, d2.quotient_o, d2.remainder_o, d2.start_i, d2.dividend_i, d2.divisor_i})
|
|
print(o)
|